@rice 通信时钟100k和400k都可以。
一般的fpga的3.3VCCIO, VIHmin<2.88V,电平应该不是识别不了的原因。
确认下IO上拉电阻大小。1.5K~4.7K最佳。
确认下访问地址的理解是否有出入。
68b1503b-cb13-4c88-85f4-149004cb6eef-e194d314de6f636c1200b5f216e227d.png
e936a931-289f-4aa4-aa31-997c3ba1c25a-0a00d8eb575881a763313dd68213c7a.png